آی سی DS1000-100 DIP

آیسی DS1000-100

DS1000-100 یک خط تأخیر سیلیکونی پنجمرحلهای (5-Tap Silicon Delay Line) ساخت Dallas Semiconductor است که برای ایجاد تأخیر زمانی دقیق در سیگنالهای دیجیتال استفاده میشود. این مدل دارای 5 خروجی با تأخیرهای مساوی و تأخیر نهایی 100ns است؛ بنابراین TAPها بهترتیب حدود 20، 40، 60، 80 و 100ns تأخیر ایجاد میکنند. این قطعه با تغذیه +5V کار میکند و ورودی و خروجی آن با منطق TTL/CMOS سازگار است.

مشخصات مهم:

نوع: 5-Tap Silicon Delay Line
سازنده: Dallas Semiconductor
تأخیر کل: 100ns
تعداد TAP: 5
تأخیر هر مرحله: 20ns
تغذیه: +5V
دقت تأخیر: حدود ±5 درصد یا ±2ns، هرکدام بیشتر باشد
ورودی/خروجی: سازگار با TTL/CMOS
پکیج رایج: DIP-14؛ این خانواده در نسخههای 8 پایه و SMD نیز تولید شده است.

پیناوت نسخه DIP-14:

پایه 1: IN ورودی سیگنال
پایه 2: NC
پایه 3: NC
پایه 4: TAP2 تأخیر 40ns
پایه 5: TAP4 تأخیر 80ns
پایه 6: NC
پایه 7: GND
پایه 8: NC
پایه 9: NC
پایه 10: NC
پایه 11: TAP5 تأخیر 100ns
پایه 12: TAP3 تأخیر 60ns
پایه 13: TAP1 تأخیر 20ns
پایه 14: VCC +5V

عملکرد در مدار:
DS1000-100 سیگنال منطقی ورودی را دریافت کرده و همان سیگنال را با تأخیرهای متوالی 20، 40، 60، 80 و 100 نانوثانیه در TAPهای مختلف ایجاد میکند. لبه بالارونده و پایینرونده سیگنال نیز با دقت مشابه تأخیر داده میشوند. هر TAP قابلیت راهاندازی تا حدود 10 بار 74LS را دارد.

کاربردها:
تنظیم زمانبندی مدارهای دیجیتال، ایجاد تأخیر پالس، هماهنگسازی سیگنالها، جبران اختلاف زمان انتشار و مدارهای کنترل و پردازش پالس.

علائم خرابی:
در صورت خرابی DS1000-100 ممکن است یک یا چند TAP سیگنال نداشته باشند، مقدار تأخیر از مقدار نامی خارج شود، شکل پالس تغییر کند یا مدار به دلیل بههمخوردن زمانبندی درست کار نکند. برای تست، بهترین روش مقایسه IN و TAPها با اسیلوسکوپ و اندازهگیری تأخیر حدود 20ns بین هر مرحله است.